半客製化設計
半客製化積體電路設計是基於預先設計好的某些邏輯單元。例如，設計人員可以在標準元件庫（通常可以從第三方購買）的基礎上設計特殊應用積體電路，從中選取所需的邏輯單元（例如各種基本邏輯閘、正反器等）來搭建所需的電路。他們也可以使用可程式化邏輯裝置來完成設計，這類器件的幾乎所有物理結構都已經固定在晶片之中，僅剩下某些連線可以由使用者編程決定其連接方式。與這些預先設計好的邏輯單元有關的效能參數通常也由其供應商提供，以方便設計人員進行時序、功耗分析。
全客製化設計
這種設計方式要求設計人員利用版圖編輯器來完成版圖設計、參數提取、單元表徵，然後利用這些自己設計的單元來完成電路的構建。通常，全客製化設計是為了最大化最佳化電路效能。如果標準單元庫中缺少某種所需的單元，也需要採取全客製化設計的方法完成所需的單元設計。不過，這種設計方式通常需要較長的時間。
FPGA
FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在可編程陣列邏輯PAL（Programmable Array Logic）、門陣列邏輯GAL（Gate Array Logic）、可編程邏輯器件PLD（Programmable Logic Device ）等可編程器件的基礎上進一步發展的產物。
它是作為專用集成電路ASIC（Application Specific Integrated Circuit）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 FPGA能完成任何數字器件的功能，上至高性能CPU，下至簡單的74系列電路，都可以用FPGA來實現。 FPGA如同一張白紙或是一堆積木，工程師可以通過傳統的原理圖，或是硬件描述語言自由設計一個數字系統。
FPGA芯片結構
下面分別介紹：
1.可編程輸入輸出單元（IOB）
可編程輸入/輸出單元簡稱I/O單元，是芯片與外界電路的接口部分，完成不同電氣特性下對輸入/輸出信號的驅動與匹配要求。為了便於管理和適應多種電器標準，FPGA的IOB被劃分為若干個組（bank），每個bank的接口標準由其接口電壓VCCO決定，一個bank只能有一種VCCO，但不同bank的VCCO可以不同。只有相同電氣標準的端口才能連接在一起，VCCO電壓相同是接口標準的基本條件。
2.可配置邏輯塊（CLB）
CLB是FPGA內的基本邏輯單元。 CLB的實際數量和特性會依器件的不同而不同，但是每個CLB都包含一個可配置開關矩陣，此矩陣由4或6個輸入、一些選型電路（多路復用器）和觸發器組成。開關矩陣是高度靈活的，可以對其進行配置以便處理組合邏輯、移位寄存器或RAM。
3.嵌入式塊RAM（BRAM）
大多數FPGA都具有內嵌的塊RAM，這大大拓展了FPGA的應用範圍和靈活性。塊RAM可被配置為單端口RAM、雙端口RAM、內容地址存儲器（CAM）以及FIFO等常用存儲結構。 CAM存儲器在其內部的每個存儲單元中都有一個比較邏輯，寫入CAM中的數據會和內部的每一個數據進行比較，並返回與端口數據相同的所有數據的地址，因而在路由的地址交換器中有廣泛的應用。
除了塊RAM，還可以將FPGA中的LUT靈活地配置成RAM、ROM和FIFO等結構。在實際應用中，芯片內部塊RAM的數量也是選擇芯片的一個重要因素。
4.豐富的佈線資源
佈線資源連通FPGA內部的所有單元，而連線的長度和工藝決定著信號在連線上的驅動能力和傳輸速度。 FPGA芯片內部有著豐富的佈線資源，根據工藝、長度、寬度和分佈位置的不同而劃分為4類不同的類別。
第一類是全局佈線資源，用於芯片內部全局時鐘和全局復位/置位的佈線；
第二類是長線資源，用以完成芯片Bank間的高速信號和第二全局時鐘信號的佈線；
第三類是短線資源，用於完成基本邏輯單元之間的邏輯互連和佈線；
第四類是分佈式的佈線資源，用於專有時鐘、復位等控制信號線。
在實際中設計者不需要直接選擇佈線資源，佈局佈線器可自動地根據輸入邏輯網表的拓撲結構和約束條件選擇佈線資源來連通各個模塊單元。從本質上講，佈線資源的使用方法和設計的結果有密切、直接的關係。
5.底層內嵌功能單元
內嵌功能模塊主要指DLL（Delay Locked Loop）、PLL（Phase Locked Loop）、DSP和CPU等軟處理核。現在越來越豐富的內嵌功能單元，使得單片FPGA成為了系統級的設計工具，使其具備了軟硬件聯合設計的能力，逐步向SOC平台過渡。
DLL和PLL具有類似的功能，可以完成時鐘高精度、低抖動的倍頻和分頻，以及佔空比調整和移相等功能。
6.內嵌專用硬核
內嵌專用硬核是相對底層嵌入的軟核而言的，指FPGA處理能力強大的硬核（HardCore），等效於ASIC電路。為了提高FPGA性能，芯片生產商在芯片內部集成了一些專用的硬核。例如：為了提高FPGA的乘法速度，主流的FPGA中都集成了專用乘法器;為了適用通信總線與接口標準，很多高端的FPGA內部都集成了串並收發器（SERDES），可以達到數十Gbps的收發速度。
版權聲明：本文為CSDN博主「李銳博恩」的原創文章，遵循CC 4.0 BY-SA版權協議，轉載請附上原文出處鏈接及本聲明。
原文鏈接：blog.csdn.net/Reborn_Lee/article/details/81320046
留言列表
