SwayChat 吃喝玩樂 生活體驗

是時候重新思考內存芯片設計和驗證了！

需要進行更改以提高存儲器的可靠度並縮短設計時間。 （作者 Anand Thiruvengadam 💡）

半導體開發一直在變得更具挑戰性，這對任何人來說都不是什麼秘密。每個新的工藝技術節點製程都會在每個芯片中裝入更多的電晶體，從而產生更多的電氣問題並使散熱更加困難。佈局規劃、邏輯綜合、佈局和佈線、時序分析、電氣分析和功能驗證將電子設計自動化 (EDA) 工具發揮到極致。需要數百個區塊和電源域來提供靈活性並適應來自不同來源的 IP 塊。最重要的是，系統晶片 (SoC) 設計將並行處理和嵌入式軟件添加到組合中。

有許多苛刻的應用程序給

內存供應商和驅動器產品要求。基於雲的高性能計算 (HPC) 和大數據應用程序盡可能多地佔用內存以尋求性能。人工智能 (AI)，尤其是機器學習 (ML)，對於以新穎而強大的方式利用這些數據至關重要。基於雲的人工智能應用需要高密度、高帶寬和多端口內存來整合和分析來自多個來源的數據。邊緣 AI 和物聯網 (IoT) 設備受益於具有高能效的較小芯片。

所有這些要求苛刻的應用程序及其共同的潛在因素給存儲器設計人員帶來了許多挑戰。挑戰可以分為三大類：

縮放

矽可靠度

內存開發周期時間